Introducción a la Electrónica

Unidad 4

Circuitos Lógicos CMOS
(Compuertas Básicas)

Dr. Ing. David M. Petruzzi

Dr. Ing. David M. Petruzzi

NMOS operando en la zona de saturación

NMOS Polariz. Comb.



Fig. 1

$$V_D = V_{DD} - I_{DQ1}.R_D$$

$$0 < V_D < +V_{DD}$$

NMOS Polariz. Fija y en corto (óhmica)



Fig. 2

$$V_{GS} = +V_{DD}$$

$$V_D = V_{DS} = V_{DD} - I_{DQ2}.R_D \cong 0$$

$$V_{DS} = V_D = 0$$

NMOS Polariz. Fija y abierto (corte)



Fig. 3

$$V_{GS} = 0$$

$$I_{DQ} = 0$$

$$V_D = V_{DS} = +V_{DD}$$

NMOS operando como una LLAVE

PMOS Polariz. Fija y abierto (corte)





Fig. 4

$V_{GS} = 0$

$I_{DQ1} = 0$

$V_D = 0$

$V_{DS} = -V_{DD}$

PMOS Polariz. Fija y en corto (óhmica)





Fig. 5

$V_{GS} = -V_{DD}$

$V_D = I_{DQ2}.R_D \cong +V_{DD}$

$V_{DS} = 0$

PMOS operando como una LLAVE

Circuito Inversor con CMOS



Vi	V_{GSP}	Q_P	V_{GSN}	Q_N	V_O	*Ver figuras*
0	$-V_{DD}$		0		$+V_{DD}$	*3 y 5*
$+V_{DD}$	0		$+V_{DD}$		0	*2 y 4*

Circuito NAND con CMOS



A	B	Q_{P1}	Q_{P2}	Q_{N1}	Q_{N2}	$Z = \overline{A.B}$
0	0					1
0	$+V_{DD}$					1
$+V_{DD}$	0					1
$+V_{DD}$	$+V_{DD}$					0

Circuito NOR con CMOS



A	B	Q_{P1}	Q_{P2}	Q_{N1}	Q_{N2}	$Z = \overline{A + B}$
0	0					1
0	$+V_{DD}$					0
$+V_{DD}$	0					0
$+V_{DD}$	$+V_{DD}$					0



FIG. 6.48
CMOS inversor.



FIG. 6.49
Niveles de resistencia relativa con V_i = 5 V (estado 1).



CMOS con las conexiones indicadas en la figura 6.48.

Transistores de efecto de campo

Tipo	Símbolo y relaciones básicas	Curva de Transferencia	Resistencia y capacitancia de entrada
JFT (canal *n*)	$I_G = 0\ A,\ I_D = I_S$  $I_D = I_{DSS}\left(1 - \frac{V_{GS}}{V_P}\right)^2$		$R_i > 100\ M\Omega$ C_i: (1 − 10) pF
MOSFET tipo empobrecimiento (canal *n*)	$I_G = 0\ A,\ I_D = I_S$  $I_D = I_{DSS}\left(1 - \frac{V_{GS}}{V_P}\right)^2$		$R_i > 10^{10}\ \Omega$ C_i: (1 − 10) pF
MOSFET tipo enriquecimiento (canal *n*)	$I_G = 0\ A,\ I_D = I_S$  $I_D = k(V_{GS} - V_{GS(Th)})^2$ $k = \frac{I_{D(encendido)}}{(V_{GS(encendido)} - V_{GS(Th)})^2}$		$R_i > 10^{10}\ \Omega$ C_i: (1 − 10) pF

4.5 – Sensibilidad a la manipulación

La presencia de una capa muy delgada de óxido que aísla la escotilla del sustrato, extremadamente sensible a las descargas eléctricas, hace que los dispositivos que utilizan transistores MOS muy delicados.

De hecho, la propia carga eléctrica acumulada en herramientas o en nuestro cuerpo, cuando caminamos sobre una alfombra en un día seco, o todavía tenemos objetos en nuestra ropa, puede ser suficiente para dañar irremediablemente los dispositivos MOS. Para que el lector tenga una idea, caminando sobre una alfombra en un día seco, su cuerpo puede acumular una carga estática que alcanza potenciales de hasta más de 10 000 volts.

Si toca un grifo o una puerta manejar la descarga de su cuerpo en esta ruta de la tierra puede causar un choque fuerte.

Si, de manera similar, usted toca un terminal en un dispositivo CMOS, la carga de su cuerpo que drena a través de este dispositivo puede destruir fácilmente la capa muy delgada de óxido que separa el sustrato de los sustratos y, por lo tanto, el componente no se utilizará.

En otras palabras, los dispositivos que utilizan transistores CMOS son extremadamente sensibles para descargas estáticas, como se muestra en la figura 94.



Figura 94 – Cómo las cargas estáticas destruyen componentes CMOS

Para los transistores del CMOS, y otros componentes que utilicen los terminales axiales, hay la posibilidad de darles un pequeño anillo del metal que cortocircuito sus terminales, como se muestra en la figura 95, y que se eliminan sólo después de soldar el componente en la placa de circuito impreso.



Figura 95 – Protegiendo de transistor (FET o MOSFET) sensible de descargas estáticas

Este anillo coloca en corto los terminales del componente, manteniéndolos todos en el mismo potencial, así evitando las tensiones que pueden dañar la parte movible sensible interna.

Para circuitos integrados con envolturas DIL, y otros tipos, hay varias maneras de hacer su transporte sin el peligro de que las cargas estáticas acumuladas en objetos puedan causar daños.

Uno consiste en el uso de una esponja conductora en la cual sus terminales se roscan y por lo tanto se mantienen en cortocircuito, como se muestra en la figura 96.



Figura 96 – Uso de una esponja conductora

Los circuitos integrados del CMOS se deben guardar en estas esponjas hasta que se utilicen, bajo pena que algún tacto accidental con el dedo cargado con la estática cause daño.

Otra posibilidad es transportar circuitos integrados CMOS en envases de plásticos antiestéticos como se muestra en la figura 97.



Figura 97 – Embalaje antiestática para circuitos integrados

De cualquier manera, la regla general es: Nunca toque con los dedos en los terminales de los componentes CMOS, ya sean circuitos integrados los transistores.

El laboratorio o taller en el que trabaja con circuitos integrados CMOS debe tomar precauciones especiales para que en ningún momento ocurran acumulaciones de cargas estáticas. Los bancos de banco con los componentes de esta teonología deben tener piezas metálicas puestas a tierra y los propios profesionales deben utilizar los recursos que permiten la descarga de cargas de su cuerpo.

En empresas con circuitos CMOS es común el uso de brazaletes metálicos por profesionales, siendo estas pulseras conectadas a un cable de tierra. (Vea el volumen 2 – Electrónica Analógica, lección que trata de FETs).

Para el lector, que sólo a veces se puede ver delante de estos componentes, sólo es necesario recordar que uno no debe tocar los terminales de los componentes y con esto tenemos una buena garantía para su integridad.

Otro punto importante que debe tenerse en cuenta es que se recomienda no dejar ninguna entrada de un circuito CMOS integrado desconectado, especialmente en las aplicaciones más sensibles.